摘要:針對當前卷積神經網絡算法日趨復雜,基于通用處理器的軟件實現方案運算性能難以滿足實際應用實時性要求,而基于GPU的實現方案則存在高能耗、無法應用于嵌入式系統等問題,本文提出了一種使用高層次綜合(HLS)實現的基于FPGA卷積神經網絡加速器設計方案,采用SDSoC開發環境,在實現所需性能的同時節省了大量開發時間,實驗結果表明,在輸入圖像為64*64*3情況下,本文提出的軟硬件協同設計方案識別速度達到1. 86ms,相比CPU實現方案的識別速度266ms,加速比可達143,節約了88倍功耗。
注:因版權方要求,不能公開全文,如需全文,請咨詢雜志社。
航天控制雜志, 雙月刊,本刊重視學術導向,堅持科學性、學術性、先進性、創新性,刊載內容涉及的欄目:制導與導航技術、姿態控制技術、單機部件、結構設計、可靠性、測試技術、計算機、仿真技術等。于1983年經新聞總署批準的正規刊物。