《Iet Computers And Digital Techniques》雜志投稿后多久回復取決于雜志審稿速度：預計 12周，或約稿 。投稿前請仔細閱讀相關投稿須知，有任何疑問可以聯系雜志社或咨詢在線客服。

《Iet Computers And Digital Techniques》雜志于2007年創刊，刊號為ISSN：1751-8601，EISSN：1751-861X，是一本專注于工程技術 - 計算機：理論方法領域的SCIE期刊，出版周期為：Bi-monthly，目前開放OA（開放訪問）。主要發表由專家撰寫的簡短且易于理解的文章，內容精煉且具有較高的學術價值，特別適合那些希望快速了解某一特定研究方向最新進展的讀者。

IET 計算機與數字技術發表技術論文，介紹數字片上系統設計和電子及嵌入式系統測試各個方面的最新研究和開發工作，包括設計自動化工具（方法、算法和架構）的開發。特別歡迎基于與 CMOS 技術縮小相關的問題的論文。它面向計算機和數字系統設計和測試領域的研究人員、工程師和教育工作者。

感興趣的關鍵主題領域是：

設計方法和工具：CAD/EDA 工具、硬件描述語言、高級和架構綜合、硬件/軟件協同設計、基于平臺的設計、3D 堆疊和電路設計、片上系統架構和 IP 核、嵌入式系統、邏輯綜合、低功耗設計和功率優化。

仿真、測試和驗證：電氣和時序仿真、基于仿真的驗證、硬件/軟件協同仿真和驗證、混合域技術建模和仿真、硅后驗證、功率分析和估算、互連建模和信號完整性分析、硬件信任和安全性、可測試性設計、嵌入式核心測試、片上系統測試、在線測試、自動測試生成和延遲測試、低功耗測試、可靠性、故障建模和容錯。

處理器和系統架構：多核系統、通用和專用處理器、DSP 應用的計算算法、算術和邏輯單元、高速緩存、內存管理、協處理器和加速器、片上系統和網絡、嵌入式內核、平臺、多處理器、分布式系統、通信協議和低功耗問題。

可配置計算：嵌入式內核、FPGA、快速原型設計、自適應計算、可演化和靜態和動態可重構及可重新編程系統、可重構硬件。

針對可變性、功耗和老化的設計：針對可變性、功耗和老化感知設計、內存、FPGA、IP 組件、3D 堆疊、能量收集的設計方法。

案例研究：新興應用、工業設計中的應用以及設計框架。

在收錄情況方面，《Iet Computers And Digital Techniques》雜志在中科院最新升級版分區表中，該雜志分區信息為大類學科計算機科學4區，影響因子為1.1，CiteScore為3.5，在工程技術 - 計算機：理論方法領域的排名較為靠前，其 SJR為 0.393，SNIP為0.752，h-index指數為40，這些數據都反映出期刊在學術界具有較高的影響力和學術價值。

投稿SCI期刊后收到回復的時間因多種因素而異，具體時間如下：

初審階段：編輯初審通常在1-4周內完成，主要檢查論文的格式、規范性以及是否符合期刊的基本要求。

同行評審階段：若論文通過初審，編輯會將其發送給多位同行評審人進行詳細評估。這一階段是整個審稿過程中最耗時的部分，通常需要1-3個月。

終審階段：編輯在得到審稿人的反饋后，會根據審稿人的意見給出接收、小修、大修、拒稿等結果。這一階段的時間相對較短，通常在收到審稿意見后幾天到一周內完成。

投稿者在選擇期刊時，應考慮到審稿周期，并做好長期等待的準備，同時也要注意不同期刊的具體要求和效率可能大相徑庭。

聲明：以上內容來源于互聯網公開資料，如有不準確之處，請聯系我們進行修改。